教程演示🔗
你会学到什么
-
记忆的验证即。先进先出
-
总线协议的验证即。APB、AHB、AXI、叉骨
-
接口通信协议的验证即。SPI、串口、I2C
-
简单组合块的验证即。加法器
-
简单顺序块的验证即。数据触发器
要求
-
Verilog 基础、数字电子学
描述
VLSI产业可分为RTL设计和RTL验证两大分支。Verilog 和 VHDL 仍然是大多数从事 RTL 设计的设计工程师的热门选择。功能验证也可以用硬件描述语言来完成，但是硬件描述语言在执行代码覆盖率分析、corner case 测试等方面的能力有限，而且对于复杂的系统，有时可能无法编写 TB 代码。
SystemVerilog 已成为验证工程师执行复杂 RTL 验证的主要选择。SystemVerilog 面向对象的功能（例如继承、多态性和随机化）允许用户以最小的努力找到关键错误。
FPGA 中的每个复杂系统都是在多个子系统的帮助下构建的。这些子系统可以是简单的顺序组件/简单的组合组件/数据通信协议 RTL/总线协议 RTL。
一旦我们了解了执行通用子系统验证的策略，您就可以使用相同的逻辑轻松地执行任何复杂系统的验证。
我们课程的目标是借助课程第一部分讨论的基础知识构建逻辑，以执行这些常见子系统的验证。我们从执行数据触发器和 FIFO 的验证开始我们的课程，然后继续验证常见的数据通信协议，即 SPI、UART 和 I2C。最后，我们将执行总线协议的验证，即 ABP、AHB、AXI 和 Whishbone 协议。
本课程适合谁：
- 任何想学习使用 SystemVerilog 验证 RTL 的人
声明：本站所有文章，如无特殊说明或标注，均为本站发布。任何个人或组织，在未征得本站同意时，禁止复制、盗用、采集、发布本站内容到任何网站、书籍等各类媒体平台。如若本站内容侵犯了原著者的合法权益，可联系我们进行处理。
