FPGA 高级综合，第 1 部分 – 组合电路 ( High-Level Synthesis for FPGA, Part 1-Combinational Circuits )

教程演示🔗

课程描述

本课程是对高层次综合 (HLS) 设计流程的基本介绍。本课程的目标是仅使用 C/C++ 语言在 FPGA 上描述、调试和实现组合逻辑电路，而无需任何 HDL（例如 VHDL 或 Verilog）的帮助。 HLS 最近被一些行业领导者（如 Nvidia 和 Google）用于设计他们的硬件和软件平台。 HLS 设计流程是硬件设计的未来，它很快成为每个热衷于利用 FPGA 的卓越性能和低功耗的硬件或软件工程师的必备技能。
它使用 Xilinx HLS 软件和硬件平台来演示真实示例和应用。本课程是第一个从头开始构建 HLS 设计流程和技能以及数字逻辑电路概念的课程。在整个课程中，您将学习几个描述 HLS 概念和技术的示例。该课程包含大量测验和练习，供您练习和掌握所提出的方法和方法。本课程是关于在目标 FPGA 上设计硬件模块和加速算法的 HLS 系列课程中的第一篇。而本课程的重点是组合电路。系列其他课程将讲解如何使用HLS设计时序逻辑电路、算法加速、混合CPU+FPGA异构系统。

你会学到什么

• 使用 HLS 方法用 C/C++ 语言设计组合逻辑电路
• 了解高层次综合 (HLS) 的基本概念
• 使用 HLS 概念设计组合逻辑电路
• FPGA 的 HLS 设计流程
• 使用 Xilinx Vitis-HLS 和 Vivado 套件工具集
• 如何使用 Vitis-HLS 生成 RTL 硬件 IP
• 在 HLS 中编写 C-testbench
• 使用 HLS 实施两个激动人心的项目

本课程适合谁

• 硬件工程师
• 对FPGA感兴趣的软件工程师
• 希望在讲座、课程或研究中使用基于 FPGA 的 HLS 的讲师、研究人员、教授
• 数字逻辑爱好者

FPGA 高级综合规范，第 1 部分 – 组合电路

• 发行商：Udemy
• 老师：穆罕默德侯赛因巴迪
• 英语语言
• 级别 : 初学者
• 课程数量：110
• 时长：7小时47分钟

FPGA高层次综合内容，第1部分-组合电路

要求

• 了解 C/C++ 编码的基本概念
• 了解逻辑运算符的基本概念（例如，AND、OR、XOR、SHIFT）
• BASYS3评估板
• Xilinx Vitis-HLS 和 Vivado（下载 Vivado ML 版本或 Vivado Design Suite – 适用于 Windows 或 Linux 的 HLx 版本）

图片