教程演示🔗
你会学到什么
-
用于验证 RTL 的 SystemVerilog 基础知识
-
面向 FPGA 工程师的 OOP 基础知识
-
约束随机验证方法的基础
-
分层测试平台架构的基础
-
创建生成器、驱动程序、监视器、记分牌、环境类
-
SV的数组、队列、动态数组、任务和方法
-
SV的进程间通信和随机化
要求
-
Verilog 和数字电子学基础
描述
VLSI 行业分为两个流行的分支，即。系统设计和系统验证。Verilog、VHDL 仍然是大多数在该领域工作的设计工程师的热门选择。虽然，可以使用硬件描述语言进行初步的功能验证。硬件描述语言执行代码覆盖率分析、角落案例测试等的能力有限，实际上有时无法使用 HDL 执行此检查。
因此，SystemVerilog 等专用验证语言开始成为设计验证的首选。
SystemVerilog 面向对象的特性允许继承、多态等特性，增加了在设计中发现 HDL 根本无法发现的关键错误的能力。
与设计数字系统相比，验证肯定更加棘手和有趣，因此它由大量 OOP 的构造组成，而不是 Verilog。SystemVerilog 是数字系统验证验证工程师中最受欢迎的选择之一。此旅程将带您了解用于编写 SystemVerilog 测试平台和执行芯片验证的最常用技术。该课程的结构使得任何希望了解 System Verilog 的人都能够理解所有内容。最后，实践是成为专家的关键。
本课程适合谁：
- 任何人都希望迁移到 SystemVerilog Testbench 进行 RTL 验证
声明：本站所有文章，如无特殊说明或标注，均为本站发布。任何个人或组织，在未征得本站同意时，禁止复制、盗用、采集、发布本站内容到任何网站、书籍等各类媒体平台。如若本站内容侵犯了原著者的合法权益，可联系我们进行处理。
